Percobaan 2 Kondisi 12
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care.
2. Gambar Rangkaian Simulasi
[Kembali]
gambar rangkaian sebelum disimulasikan
gambar rangkaian setelah disimulasikan
3. Video Simulasi [Kembali]
gambar rangkaian setelah disimulasikan
3. Video Simulasi [Kembali]
Pada rangkaian T Flip-Flop kita membuatnya menggunakan J-K Flip-flop yang kedua inputnya dihubungkan menjadi satu lalu kita hubungkan ke vcc yang berlogika 1, namun pada percobaan kali ini kita memperoleh nilai R=Clock dan S=1 yang mengakibatkan input T nya bisa diabaikan dan menghasilkan output Q=0 dan Q'=1.
- Download Rangkaian Simulasi Klik Disini
- Download video simulasi Klik Disini
- Download HTML Klik Disini
- Download datasheet T flip flop Klik Disini
- Download datasheet SW SPDT Klik Disini
- Download datasheet logicprobe Klik Disini


0 Response to "Tugas Pendahuluan 2 Modul II"
Posting Komentar